基于FPGA的磁共振接收機(jī)數(shù)字下變頻設(shè)計(jì)
摘要:介紹了變帶寬數(shù)字下變頻(Reconfigurable Digital Down Conversion,RDDC)的原理,針對(duì)磁共振成像接收機(jī)數(shù)字下變頻的特點(diǎn),提出了一種抽取率可在線編程的數(shù)字下變頻器設(shè)計(jì)方法。對(duì)主要功能單元(變級(jí)數(shù)CIC濾波器、串并混合式FIR濾波器)的設(shè)計(jì)與FPGA實(shí)現(xiàn)進(jìn)行了具體分析,同時(shí)針對(duì)ALTERA公司的5CGXFC9器件與1.5T磁共振成像系統(tǒng)數(shù)字下變頻需求,利用Verilog語(yǔ)言設(shè)計(jì)了輸出量化位數(shù)為16bit、抽取率為180~11520的RDDC實(shí)例,基于ModelSim與MATLAB進(jìn)行了功能仿真。通過(guò)仿真結(jié)果分析可知,該實(shí)例在給定器件資源約束下,實(shí)現(xiàn)了100MHz采樣率、2kHz~200kHz帶寬信號(hào)的RDDC功能,在單片F(xiàn)PGA內(nèi)完成了對(duì)不同帶寬信號(hào)的數(shù)字正交檢波與抽取濾波操作,為磁共振成像接收系統(tǒng)提供了一種高通用性與高靈活性的變帶寬DDC解決方案。
注: 保護(hù)知識(shí)產(chǎn)權(quán),如需閱讀全文請(qǐng)聯(lián)系信息技術(shù)雜志社